DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2002 EPO. All rts. reserv.

11804268

Basic Patent (No.Kind.Date): JP 6148685 A2 940527 <No. of Patents: 001>

LIQUID CRYSTAL DISPLAY DEVICE (English)
Patent Assignee: TOKYO SHIBAURA ELECTRIC CO

Author (Inventor): NAKAZONO TAKUSHI; YOSHIHASHI HIDEO

IPC: *G02F-001/136: H01L-029/784 CA Abstract No: 122(08)092972G Derwent WPI Acc No: G 94-211833 JAPIO Reference No: 180454P000123 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 6148685 A2 940527 JP 92303555 A 921113 (BASIC)

Priority Data (No,Kind,Date): JP 92303555 A 921113 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

04504785 **Image available***

LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.: 06-148685 [JP 6148685 A]

PUBLISHED: May 27, 1994 (19940527)

INVENTOR(s): NAKAZONO TAKUSHI

YOSHIHASHI HIDEO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 04-303555 [JP 92303555]

FILED: November 13, 1992 (19921113)

INTL CLASS: [5] G02F-001/136: H01L-029/784

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS): R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R100 (ELECTRONIC MATERIALS --

Ion Implantation)

JOURNAL:

Section: P. Section No. 1791, Vol. 18, No. 454, Pg. 123,

August 24, 1994 (19940824)

ABSTRACT

PURPOSE: To form an LDD structure without executing two times of ion implantation and to lower the current value of drain leakage.

CONSTITUTION: This liquid crystal display device has at least a thin-film transistor(TFT) array substrate having an insulating substrate 1, a picture element part which includes the polycrystalline silicon TFTs for switching formed on this substrate 1 and a driving circuit part which is formed adjacently to this picture element part and includes the polycrystalline silicon driving the picture element part. Each of the **TFTs** for polycrystalline silicon TFTs of the above-mentioned device has a gate electrode consisting of a two layered structure consisting of an upper layer 5 and a lower layer 4, and the area of the gate electrode of the lower layer 4 is wider than the area of the gate electrode of the upper layer 5. In addition, the charge concentration of the polycrystalline silicon layer in the region right under the gate electrode consisting of only the lower layer 4 of the lower layer part wider than the area of the gate electrode of the upper layer 5 is the intermediate concentration of the channel region and the source and drain region.

(19)日本国特許厅(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-148685

(43)公開日 平成6年(1994)5月27日


| | 平4一303555 【4年(1 992)11月 | 9056—4M 9056—4M | H01L | 311 G 孝査請 求 未請求 請求項の数1(全 6 頁) |
|------------|------------------------------------|--------------------|-------------|---|
| | | | | 000003078 |
| | | | (71)出顧人 | |
| (22)出顧日 平成 | 4年(1992)11日 | | | |
| | (1002)11). | ₹13日 | | 神奈川県川崎市幸区堀川町72番地 |
| | | | (72)発明者 | 中國 卓志 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内 |
| | | | (72)発明者 | |
| | | | (74)代理人 | 弁理士 須山 佐一 |

(54)【発明の名称】 液晶表示装置

(57)【要約】

2度のイオン打ち込みを行わずにLDD構造 を形成することができ、またドレインリーク電流値を下 げることができる。

【構成】 絶縁基板と、該基板上に形成されたスイッチ ング用の多結晶シリコン薄膜トランジスターを含む画素 部と、この画素部に隣接して形成され、画素部を駆動す る多結晶シリコン薄膜トランジスターを含む駆動回路部 とを有する薄膜トランジスターアレイ基板を少なくとも 有する液晶表示装置において、多結晶シリコン薄膜トラ ンジスターが、上層および下層の2層構造からなるゲー ト電極を有し、下層のゲート電極の面積が前記上層のゲ ート電極の面積より広く、かつ上層のゲート電極の面積 より広い下層部分の下層のみよりなるゲート電極の直下 領域における多結晶シリコン層の電荷濃度が、チャネル 領域と、ソース、ドレイン領域の中間濃度である。



【特許請求の範囲】

【請求項1】 絶縁基板と、該基板上に形成されたスイッチング用の多結晶シリコン薄膜トランジスターを含む 画素部と、前記画素部に隣接して形成され、

前記画素部を駆動する多徳晶シリコン薄膜トランジスターを含む駆動回路部とを有する薄膜トランジスターアレイ基板を少なくとも有する液晶表示装置において、

前記多結晶シリコン薄膜トランジスターが、ゲート電極として上層および下層の二層構造からなるゲート電極を有し、前記下層のゲート電極の面積が前記上層のゲート電極の面積より広く、かつ前記上層のゲート電極の面積より広い下層部分の下層のみよりなるゲート電極の直下領域における多結晶シリコン層の電荷濃度が、チャネル領域と、ソース、ドレイン領域の中間濃度であることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は表示装置に関し、特に多結晶シリコン薄膜トランジスターのドレインリーク電流値を下げることができると共に、生産効率を高めることができる液晶表示装置に関する。

[0002]

【従来の技術】近年、液晶表示装置は、薄型軽量、低消費電力という大きな利点をもつため、液晶テレビ、日本語ワードプロセッサやディスクトップパーソナルコンピュータ等の〇A機器の表示装置に積極的に用いられている。それと共に、多結晶シリコンを活性層に使用した薄膜トランジスタもしくは薄膜トランジスターアレイを応用した液晶表示装置の開発が表示特性の向上を目的に活発になされている。

【0003】従来、多徳晶シリコンを活性層に使用した 薄膜トランジスターは液晶表示装置の表示部である画素 部のスイッチング素子や薄膜トランジスターを集積し画 素部スイッチング素子の駆動回路へ応用されている。す なわち、画素中で液晶への電圧印加用の画素部薄膜トラ ンジスターと、この画素部薄膜トランジスターを駆動す るための駆動回路部薄膜トランジスターへの応用とであ る。

【0004】ところで、現在の液晶表示装置の開発は、画素を微細化することにより画素数を増やし、そして、それらを高速で動作させる方向にある。この開発方向に対応して上述の薄膜トランジスターは、次の特性が要求されている。

- 1) デート遅延をなくすために、デート配線の抵抗を下げる。
- 2)薄膜トランジスターのドレインドーク**電流を減少**させる。
- 【00)5】11に関しては、たとえば、金属線やシリサイドを使用する技術が知られている。この技術は、通常、活性層との仕事関数を含むせるために電気的不純物

を添加した多差晶シリコンを下層として、上層に上述の 金属線もしくはシリサイドを形成して低抵抗化する2層 構造が検討されている。この構成によりゲート配線によ る信号の遅延を減少させている。

【りりりら】2) に関しては、とくに画業の薄膜トラン ジスターにたいしてドレインリーク電流の低下が要求さ れている。これは、ドレインリーク電流がトランジスタ 一動作のOFF側で発生するため、通常のON/OFF のスイッチング機能を充分果たさなくなり、また液晶表 示装置に使用すると画素の電気信号を保持できないた め、コントラストが劣化し、液晶表示装置の画質にとく に影響がでるためである。 このドレインリーク電流が 発生する原因は、薄膜トランジスターのゲート、ドレイ ン間に電場が集中するために、活性層多結晶シリコン中 のシリコン結合の欠陥のうち、とくど未結合手による欠 陥があると、ドレイン接合部で異常なリーク電流が発生 することにある。ドレイン接合部で異常なリーク電流が 発生するのは、つぎの理由による。通常、ソース、ドレ インはゲートをマスクとしてイオン打ち込み装置で接合 層に必要なイオンを打ち込み自己整合的に形成する。そ のために、電荷分布はゲート端から急激に立ち上がる。 電場の分布は電荷の分布に比例するため、ドレイン近傍 では急激に電場が立ち上がることとなる。この電場によ りチャネルとドレイン接合部でトンネル電流が流れ、異 常なリーク電流として観測される。

【0007】異常なリーク電流の発生を防止する方法として、LDD(Light Doped Drain)という技術が知られている。このLDD技術はドレイン接合を構成する技術である。電荷分布が徐々に変化するため、接合部の接合電場も徐々に変化し異常なリーク電流が流れなくなる。このため、このLDD技術を使用して作製された多徳晶シリコン薄膜トランジスターを用いた液晶表示装置は液晶テレビ、OA機器等に多用されている。【0008】

【発明が解決しようとする課題】しかしながら、このもDD技術は、接合部の電荷分布を徐々に変化させるため、通常はイオン打ち込みの工程を1DD部の低濃度の打ち込みと、ソース、ドレイン部の高濃度の打ち込みと2度に分けて行わなければならないという問題がある。【0009】さらに、低濃度側の打ち込みは通常する。不スクで行うが、高濃度側はデート直下よりずらずら、必ず何かのマスケが必要とは用する。とより、必ず何かのマスケが必要と使用するが、このマスケは、レジストや酸化漢等を使用するが、製造工程が複雑になることは避けられなく、そのために製造支留りを落とす等の問題がある。

【0) 1) 】 本発明は、このような問題を解決するためになされたもので、 1DD構造を1度のイオン打ち込みを行わずに形成することができ、またドンインリーク建流値を下げることができる液晶表示装置を提供すること

を目的とする。

[0011]

【課題を解決するための手段】本発明の液晶表示装置は、絶縁基板と、該基板上に形成されたスイッチングスターを含む画素部に隣接して形成され、画素部を駆動する多を面素部に隣接して形成され、画素部を駆動する多を引まる。 この画素部に隣接して形成され、画素部を駆動する多を有する薄膜トランジスターを含む駆動回路部とを有する。 する薄膜トランジスターを含む駆動回路部とを有する。 変品表示装置において、多結晶シリコン薄膜トランジスターを含むなりコン薄膜トランジスターを含むを表して表現を少な薄膜トランジスターである。 ターが、ゲート電極として上層および下層の2層構が前記上層のゲート電極の面積より広く、かつ上層の面積が下るのがよりなるであるでがある。 電極の直下領域における多結晶シリコン層の電荷濃度が、チャネル領域と、ソース、ドシイン領域の中間濃度であることを特徴とする。

【0012】本発明に係わる多結晶シリコン薄膜トランジスターのゲート電極は、上層および下層の2層構造からなるが、上層は下層に比べてその電気抵抗値が低い物質からなることが好ましい。これは、2層構造とした場合、その電気抵抗値は電気抵抗の低い層で決まるため、上層にシリコンの金属化合物のような低抵抗物質からなる層を設けることにより、低抵抗デート電極を得ることができるためである。さらに、上層は耐薬品性や耐熱性を保持するための働きもする。

【0013】また、下層の層厚は、ソース、ドレイン形成のためのイオン打ち込みに際して、多結晶シリコン層の電荷濃度が濃度勾配を有しチャネル領域と、ソース、ドレイン領域の中間濃度となるような層厚であればよい、多結晶シリコン層の電荷濃度の濃度勾配を得るための、他の要因は上層の形状の寸法と下層の形状の寸法と下層が上層の形状の寸法と下層が上層の形状の寸法とがある。本発明にあっては、下層が上層の形状の寸法形状より数単m張り出している張り出し部を有することが好ましい。上述のゲート電極構造をマスケとしてイオン打ち込みをすることにより、ドレイン近傍の電荷分布をなだらかな分布とすることができる。

【0014】本発明の液晶表示装置は、次のようにして作られる。絶縁基板材料には無アルカリガラス、石英シリコン膜を形成する。この基板上に公知の方法で多結晶シリコン膜を形成する。すなわち、まず基板上に減圧C V D 装置を用いてモルファスシリコン関を推積し、ついで約 600℃の温度で熱処理を行うことが回路はよりである。その後、フィーエを経て所定の形式に対している。多結晶シリコング三程を経て所定の形状に対した後、その上に2 重の模構造よりで制度を形成した後、その上に2 重の模構造の形成は、下書により上層膜のエッチング速度より上層膜のエッチンで速度より上層膜のエッチンでで表が速により上層膜のエッチンでで表がであることが好ました。ことに表は、加工ガスとしてSF6、C 12 等を用いて、R ここ(R e a c c i

ve 〔0n Etching〉を使用することが好ましい。その後、このゲート電極をマスクとしてソース、ドレイン領域を自己整合的に形成する。その表面に第1層間絶縁膜を形成し、その膜の一部をコンタクトホールとして開口し、その部分で金属配線が薄膜トランジスターの各端子と接触する。

【0015】液晶表示装置とするために、さらに、第2層間絶縁膜を形成し、コンタクトホールを形成する。そこを介して、透明電極を形成し画素電極とする。この基板を薄膜トランジスターアレイ基板と称する。その後、この薄膜トランジスターアレイ基板を、対向基板と合わせ、そのギャップ部に液晶を注入し、液晶セルを構成する。そして、外装アセンブリを形成して本発明の液晶表示装置を得る。

[0016]

【作用】本発明の液晶表示装置に係わる多短晶シリコン 薄膜トランジスターのゲート配線は、低抵抗配線を上部 に有する2層構造で、かつゲート配線の端部が階段状に なっているため、このゲート配線をマスクとして自己整 合的にイオン打ち込みを行うことにより、ドレイン近傍 の電荷分布をなだらかにすることができる。ドレイン近 傍の電荷分布がなだらかになると、電場の集中が防止で きることになる。そのため、ドレインリーク電流が減少 する。

【0017】また、ゲート配線の上部の金属配線は低抵抗ゲート配線を可能とする。

[0018]

【実施例】本発明の実施例を図1から図4に基づき説明する。図1は本実施例の液晶表示装置に使用した薄膜トランジスターのゲート部分の断面図である。石英基板1上に多結晶シリコンを1000 オンブストロームの膜厚に形成して薄膜トランジスターの活性層2とした。この多結晶シリコン活性層2は、原料ガスにジシランガスを使用し、減圧CVD法により非晶質シリコンを形成したもの後熱処理を施し、多結晶シリコンを形成したものである。その後、フェトリソグラフィー工程およびエッテング工程にて所定の形状に加工した。

【0019】つぎに、多細晶シリコン署2の表面を熟酸化して 700オングストロームの膜厚のゲート酸化膜3を形成した。ゲート酸化膜3上に2重の膜構造を育するゲート配線を以下の方法で形成した。まず、ゲート酸化膜3上に2重に変してリン(P)が3と接する下層膜4に電気的不純物としてリン(P)がストロームの膜厚に形成し、その上に上層膜5としてストロームの膜厚に形成した。つぎに、エッチングステンシリサイド(WS) を1500 オングステンシリサイド(WS) を1500 オングストロームの膜厚に形成した。つぎに、エッチングストロームの膜厚に形成した。つぎに、エッチングストでである。ここを使用するR)には10年で層により、上下層のエックングンートの違いを利用して下層膜4が上層膜5より。1つm大きく腹り出すように形式したゲート配線が得

られた。このゲート配線の下層のシート抵抗は300/ 二程度であるが、上層はシリコンの金属化合物であるためシート抵抗は50/二程度である。したがって、2重 構造配線の抵抗は低い抵抗で決まるため、本実施例のゲート配線は低抵抗ゲート電極となる。

【0021】本実施例の薄膜トランジスターにおいては、ゲート電極が2重構造になっている部分は、完全にマスクされているため電気的不純物は打ち込まれない。このため、薄膜トランジスターのソース、ドレインの近傍の電荷分布は、ほぼ 0から急激に立ち上がることなく、いった心中間状態を経ることになる。

【0022】その後、図2に示すように、第1層間絶縁 膜8を形成し、その膜の一部をコンタクトホールとして 開口し、その部分で金属配線9(アルミニウム(A 1))と、薄膜トランジスターの各端子とを接触させ る。さらに、第2層間絶縁膜10を形成し、コンタクトホールを形成する。そこを介して、透明電極11を形成 し画素の電極とする。この基板を薄膜トランジスターア レイ基板12と称する。この基板を薄膜トランジスターア レイ基板12と称する。この基板12を対向基板13と を合わせ、そのギャップ部に液晶14を注入し、液晶セルを構成する。そして、外装アセンブリ15を形成して 図3に示す液晶表示装置とする。

【0023】このようにして得られた液晶表示装置の n型薄膜トランジスターの特性を図4に示す。図4(a) は本実施例に係わる n型薄膜トランジスターの特性であり、図4(b) はLDD構造になっていない従来例の特性である。これらの特性で特徴的なのは、ゲート電圧が負の領域で、ドレイン電流が大きく跳ね上がり、非常に大きな順となっている。一方、図4(a) の本実施例においては、ボート電圧が変化してもドレイン電流は、ボート電圧が変化してもドレイン電流は、ボート電圧が変化してもアンイン電流は、ボート電圧が変化してもアンイン電流は、ボート電圧が変化してもアンイン電流は、ボート電圧が変化してもアンイン電流は、ボート電圧が変化してもアンイン電流は、ボート電圧のいの値とほぼ変わらず変化することはない。

【0024】本実施例の第1の効果は、製造工程を従来の工程より減少できることである。すなわら、エッチン

グレートの違いを応用した一度のエッチングで、ゲート電極の端部に階段状の優り出し部を形成することができ、このゲート電極をマスクにした一度のイオン打ち込みにより、LDD構造とすることができる。従来はLDD構造を得るために2度のイオン打ち込みを行って22た。

【0026】本実施例の第3の効果は、ゲート配線を低抵抗線と2重にすることによって、ゲート遅延のないことである。

【0027】以上の効果により、大型基板で、 100万個 クラスの多数の画素を高速で動作しても薄膜トランジス ターのリーク電流が小さいため液晶表示装置の画質に影響をあたえることはない。

[0028]

【発明の効果】本発明の薄膜トランジスターアレイ基板を少なくとも有する液晶表示装置は、多結晶シリコラ有機を少なスターが2層構造からなるゲート電極を有し、ゲート電極の直下領域における多結晶シリコン育産であるにあれる。またのでは、アーネル領域と、アーネル領域と、アーネル領域と、アースのでは、アート電極をものののののでは、アート電極をものののののののでは、大学を表示をである。また、画素数を増やし、それらを高速で動作されることのできるため、高画質の液晶表示装置が得られる。

【図面の簡単な説明】

【図1】本実施例の液晶表示装置に使用した薄膜トランジスターののゲート部分の断面図である。


【図2】本実施例の液晶表示装置に使用した薄膜トランジスターの断面図である。

【図3】本実施例の液晶表示装置を示す図である。


【図4】本実施例の液晶表示装置に使用した薄膜トランジスターの特性を示す図である。

【符号の説明】


[図1]



[図2]



[図3]



[図4]

